<rp id="vtmlp"><object id="vtmlp"><input id="vtmlp"></input></object></rp>
<button id="vtmlp"></button>

  • <label id="vtmlp"><object id="vtmlp"></object></label><em id="vtmlp"><object id="vtmlp"><input id="vtmlp"></input></object></em>
    <s id="vtmlp"></s><button id="vtmlp"><object id="vtmlp"></object></button><dd id="vtmlp"></dd><dd id="vtmlp"></dd>

        當前位置 >>  首頁 >> 綜合信息 >> 頭條新聞

      頭條新聞

      微電子所在STT-MRAM器件與集成技術研究方面取得進展

      稿件來源:先導中心 崔巖 崔冬萌 發布時間:2020-06-04

        近日,微電子所集成電路先導工藝研發中心羅軍研究員課題組在STT-MRAM器件與集成技術研究領域取得了階段性進展。課題組聯合北京航空航天大學趙巍勝教授團隊以及江蘇魯汶儀器有限公司,基于8CMOS先導工藝研發線,自主研發原子層級磁性薄膜沉積、深紫外曝光、原子層級隧道結刻蝕以及金屬互連等關鍵工藝模塊,在國內首次實現了晶圓級亞百納米STT-MRAM存儲器件制備,器件隧穿磁電阻比(TMR)達到100%以上,臨界翻轉電壓0.4V,寫入速度達到2ns@Vdd=1.0V),為新型定制化STT-MRAM非揮發存儲器的研制奠定了基礎。 

        隨著集成電路工藝制程進入2X納米及以下技術節點,傳統的eFlash因工藝兼容性、能效、壽命以及成本等問題,在持續微縮方面存在很大挑戰。STT-MRAM因具有可微縮性、高速(比eFlash1000倍)、低功耗及高耐久度等優點,同時兼容各類主流前道邏輯工藝(Bulk、Fin、FD-SOI),被業界認為是替代eFlash的候選者之一。 

        針對STT-MRAM集成工藝中磁性薄膜沉積和刻蝕技術兩大關鍵工藝模塊,羅軍課題組研發了原子層級磁性薄膜沉積工藝并創新性地提出基于SiNx的類側墻轉移隧道結刻蝕方法,有效抑制了刻蝕過程中反濺金屬沉積導致的MgO側壁短路問題。同時,課題組采用Ta/Ru/Ta的復合硬掩模結構,不僅有效改善了隧道結的刻蝕陡直度,還結合Trimming工藝將隧道結尺寸減小至100nm以下,一定程度上解決了漏磁場干擾問題。目前課題組已全線打通8晶圓級STT-MRAM集成工藝,實現了晶圓級STT-MRAM的存儲器件制備,器件性能達到TMR≥100%,RA≤10Ω?μm2,臨界翻轉電流密度(Jc)<9MA/cm2,翻轉速度2ns@Vdd=1V。 

            該項工作在201912月舉行的國際電子器件會議(IEDM)上進行了展示。 

       

      a8STT-MRAM存儲器件晶圓;(bSTT-MRAM隧道結陣列;

      c)亞百納米STT-MRAM隧道結器件TEM截面圖;(dSTT-MRAM隧道結器件測試結構;

      e)隧道結STT翻轉特征曲線;(f)隧道結瞬態脈沖翻轉特征曲線

      附件:
      棋牌上下分